


Asignatura: Electrónica Digital (GITI)
Parte 2 – VHDL
Publicación de preactas: 24/07/2020

Fecha: 10/07/2020
Convocatoria: Julio
Revisión: 27/07/2020, 9h

CUESTIÓN ÚNICA (10 puntos)


Se pretende diseñar el circuito de control de un mando a distancia universal para puertas de garaje. La funcionalidad del circuito es la que sigue:

- Cuando se pulsa el botón del mando, se deberá almacenar el valor actual de la clave, que a su vez estará indicado por el valor de un *switch* múltiple de 8 bits.
- Una vez almacenado, se deberá transmitir el valor de la clave a través de una línea serie y con una frecuencia base de 1 kHz.
- Dicha línea serie será modulada usando FSK (*Frequency-Shift Keying*), un tipo de modulación de señales que asigna una frecuencia f_0 (10 kHz) al valor '0' y otra frecuencia f_1 (100 kHz) al valor '1' (ver gráficas más abajo).
- Todas las señales de entrada deberán estar debidamente sincronizadas, y se añadirá un antirrebotes (> 2 ms) al botón, con el fin de generar una señal de 1 ciclo de reloj de duración.



En la figura anterior se puede apreciar cómo funciona la modulación FSK: la señal de datos (segunda gráfica), transmitida con una frecuencia base de 1 kHz (primera gráfica), es empleada para seleccionar una de las dos frecuencias portadoras (10 kHz, tercera gráfica; 100 kHz, cuarta gráfica). De esta manera se obtiene como salida la señal modulada (quinta gráfica).

Tras un primer análisis, se ha diseñado el siguiente diagrama de bloques para el circuito:



- El **bloque de entrada** se encarga de sincronizar las señales externas y de filtrar rebotes.
- El **bloque de conversión paralelo a serie** almacena la clave durante la transmisión en un registro de desplazamiento con una señal de habilitación y otra señal de carga en paralelo.
- El **bloque modulador** aplica la modulación FSK a una entrada de datos, pero sólo cuando una señal de control indica que el dato es válido (si no lo es, la salida tiene que valer '0').
- El **bloque de control**, que incluye una máquina de estados y cierta lógica adicional, se usa para gobernar el funcionamiento del circuito.

Se pide:

- Código VHDL (sólo arquitectura) del **bloque modulador (4 puntos)**.
- Código VHDL (sólo arquitectura) del **bloque de control (4 puntos)**.
- Código VHDL (sólo arquitectura) del **bloque top (descripción estructural) (2 puntos)**.

Notas:

- Aunque no se ha representado, **todos los bloques** del diagrama son secuenciales y síncronos, por lo que **comparten las mismas señales de reloj (clk) y reset (reset)**. La frecuencia de reloj del sistema es de 100 MHz.
- Se asume que los bloques resaltados en gris en el diagrama han sido diseñados previamente y se dispone de su código VHDL.
- Para que la máquina de estados del bloque de control no sea excesivamente compleja de diseñar y describir, se recomienda utilizar un contador de 0 a 7 con señal de *overflow* como parte de la lógica adicional.

Duración del examen: 1 hora

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity modulador is
6      port (
7          clk      : in  std_logic;
8          reset    : in  std_logic;
9          dato     : in  std_logic;
10         valido  : in  std_logic;
11         fsk      : out std_logic
12     );
13 end modulador;
14
15 architecture behavioral of modulador is
16
17     -- Divisores de frecuencia
18     constant C_MAX_100kHz : integer := (100*10**6)/(100*10**3);
19     constant C_MAX_10kHz  : integer := 10;
20     signal cnt_100kHz     : integer range 0 to C_MAX_100kHz-1;
21     signal ovf_100kHz     : std_logic;
22     signal cnt_10kHz      : integer range 0 to C_MAX_10kHz-1;
23     signal ovf_10kHz      : std_logic;
24
25     -- Generación de portadoras
26     signal wave_100kHz    : std_logic;
27     signal wave_10kHz     : std_logic;
28
29 begin
30
31     -----
32     -- Divisores de frecuencia (10kHz, 100kHz) --
33     -----
34
35     process(clk, reset)
36     begin
37         if reset = '1' then
38             cnt_100kHz <= 0;
39         elsif clk'event and clk = '1' then
40             if cnt_100kHz = C_MAX_100kHz-1 then
41                 cnt_100kHz <= 0;
42             else
43                 cnt_100kHz <= cnt_100kHz + 1;
44             end if;
45         end if;
46     end process;
47
48     ovf_100kHz <= '1' when cnt_100kHz = C_MAX_100kHz-1 else '0';
49
50     process(clk, reset)
51     begin
52         if reset = '1' then
53             cnt_10kHz <= 0;
54         elsif clk'event and clk = '1' then
55             if ovf_100kHz = '1' then
56                 if cnt_10kHz = C_MAX_10kHz-1 then
57                     cnt_10kHz <= 0;
58                 else
59                     cnt_10kHz <= cnt_10kHz + 1;
60                 end if;
61             end if;
62         end if;
63     end process;
64
65     ovf_10kHz <= '1' when ovf_100kHz = '1' and cnt_10kHz = C_MAX_10kHz-1 else '0';
66
67     -----
68     -- Generación de portadoras --
69     -----
70
71     process(clk, reset)
72     begin
73         if reset = '1' then

```

```

74         wave_100kHz <= '0';
75         wave_10kHz <= '0';
76     elsif clk'event and clk = '1' then
77         if ovf_100kHz = '1' then
78             wave_100kHz <= not wave_100kHz;
79         end if;
80         if ovf_10kHz = '1' then
81             wave_10kHz <= not wave_10kHz;
82         end if;
83     end if;
84 end process;
85
86 -----
87 -- Generación de salida --
88 -----
89
90 process(clk, reset)
91 begin
92     if reset = '1' then
93         fsk <= '0';
94     elsif clk'event and clk = '1' then
95         if valido = '1' then
96             if dato = '1' then
97                 fsk <= wave_100kHz;
98             else
99                 fsk <= wave_10kHz;
100             end if;
101         else
102             fsk <= '0';
103         end if;
104     end if;
105 end process;
106
107 -- NOTA: esto podría hacerse con lógica combinacional;
108 --       al ser salida final del circuito la registramos.
109 --
110 -- fsk <= wave_100kHz when valido = '1' and dato = '1' else
111 --       wave_10kHz when valido = '1' and dato = '0' else
112 --       '0';
113
114 end behavioral;
115

```

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity control is
6      port (
7          clk      : in  std_logic;
8          reset    : in  std_logic;
9          boton    : in  std_logic;
10         load     : out std_logic;
11         en       : out std_logic;
12         valido   : out std_logic
13     );
14 end control;
15
16 architecture behavioral of control is
17
18     -- Divisor de frecuencia (1kHz)
19     constant C_MAX_1kHz : integer := (100*10**6)/(10**3);
20     signal cnt_1kHz : integer range 0 to C_MAX_1kHz-1;
21     signal en_1kHz : std_logic;
22     signal ovf_1kHz : std_logic;
23
24     -- Contador de dígitos
25     signal digito : unsigned(2 downto 0); -- Hay 8 dígitos, cuento de 0 a 7
26     signal ovf_digito : std_logic;
27
28     -- FSM de control
29     type state_t is (S_WAIT, S_SEND);
30     signal state : state_t;
31
32 begin
33
34     -----
35     -- Divisor de frecuencia (1kHz) --
36     -----
37
38     process(clk, reset)
39     begin
40         if reset = '1' then
41             cnt_1kHz <= 0;
42         elsif clk'event and clk = '1' then
43             if en_1kHz = '1' then
44                 if cnt_1kHz = C_MAX_1kHz-1 then
45                     cnt_1kHz <= 0;
46                 else
47                     cnt_1kHz <= cnt_1kHz + 1;
48                 end if;
49             end if;
50         end if;
51     end process;
52
53     ovf_1kHz <= '1' when en_1kHz = '1' and cnt_1kHz = C_MAX_1kHz-1 else '0';
54
55     -----
56     -- Contador de dígitos --
57     -----
58
59     process(clk, reset)
60     begin
61         if reset = '1' then
62             digito <= (others => '0');
63         elsif clk'event and clk = '1' then
64             if ovf_1kHz = '1' then
65                 if digito = 7 then
66                     digito <= (others => '0');
67                 else
68                     digito <= digito + 1;
69                 end if;
70             end if;
71         end if;
72     end process;
73

```

```

74   ovf_digito <= '1' when ovf_1kHz = '1' and digito = 7 else '0';
75
76   -----
77   -- FSM de control --
78   -----
79
80   process(clk, reset)
81   begin
82       if reset = '1' then
83           state <= S_WAIT;
84       elsif clk'event and clk = '1' then
85           case state is
86               when S_WAIT =>
87                   if boton = '1' then
88                       state <= S_SEND;
89                   end if;
90               when S_SEND =>
91                   if ovf_digito = '1' then
92                       state <= S_WAIT;
93                   end if;
94               end case;
95           end if;
96       end process;
97
98       -- Control del temporizador (Moore)
99       en_1kHz <= '1' when state = S_SEND else '0';
100      -- Control de habilitación del registro de desplazamiento (Mealy)
101      en <= '1' when (state = S_WAIT and boton = '1') or (state = S_SEND and ovf_1kHz =
102          '1') else '0';
103      -- Control de la carga del registro de desplazamiento (Mealy)
104      load <= '1' when state = S_WAIT and boton = '1' else '0';
105      -- Control del modulador (Moore)
106      valido <= en_1kHz;
107
108  end behavioral;

```

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity mando is
5      port (
6          clk      : in  std_logic;
7          reset    : in  std_logic;
8          boton    : in  std_logic;
9          clave    : in  std_logic_vector(7 downto 0);
10         fsk      : out std_logic
11     );
12 end mando;
13
14 architecture structural of mando is
15
16     component entradas is
17         port (
18             clk      : in  std_logic;
19             reset    : in  std_logic;
20             boton    : in  std_logic;
21             clave    : in  std_logic_vector(7 downto 0);
22             boton_s  : out std_logic;
23             clave_s  : out std_logic_vector(7 downto 0)
24         );
25     end component;
26
27     component par2ser is
28         port (
29             clk      : in  std_logic;
30             reset    : in  std_logic;
31             load     : in  std_logic;
32             en       : in  std_logic;
33             din      : in  std_logic_vector(7 downto 0);
34             dout     : out std_logic
35         );
36     end component;
37
38     component control is
39         port (
40             clk      : in  std_logic;
41             reset    : in  std_logic;
42             boton    : in  std_logic;
43             load     : out std_logic;
44             en       : out std_logic;
45             valido   : out std_logic
46         );
47     end component;
48
49     component modulador is
50         port (
51             clk      : in  std_logic;
52             reset    : in  std_logic;
53             dato     : in  std_logic;
54             valido   : in  std_logic;
55             fsk      : out std_logic
56         );
57     end component;
58
59     -- Señales auxiliares
60     signal boton_s : std_logic;
61     signal clave_s : std_logic_vector(7 downto 0);
62     signal load    : std_logic;
63     signal enable  : std_logic;
64     signal dato    : std_logic;
65     signal valido  : std_logic;
66
67 begin
68
69     entradas_i: entradas
70     port map (
71         clk      => clk,
72         reset    => reset,
73         boton    => boton,

```

```

74         clave    => clave,
75         boton_s  => boton_s,
76         clave_s  => clave_s
77     );
78
79     par2ser_i: par2ser
80     port map (
81         clk      => clk,
82         reset    => reset,
83         load     => load,
84         en       => enable,
85         din      => clave_s,
86         dout     => dato
87     );
88
89     control_i: control
90     port map (
91         clk      => clk,
92         reset    => reset,
93         boton    => boton_s,
94         load     => load,
95         en       => enable,
96         valido   => valido
97     );
98
99     modulador_i: modulador
100    port map (
101        clk      => clk,
102        reset    => reset,
103        dato     => dato,
104        valido   => valido,
105        fsk      => fsk
106    );
107
108 end structural;
109

```